PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-212951

(43) Date of publication of application: 24.08.1990

(51)Int.Cl.

G06F 12/02

(21)Application number: 01-033424

(71)Applicant: HITACHI LTD

HITACHI COMPUTER ELECTRON

CO LTD

(22)Date of filing:

13.02.1989


(72)Inventor: HIRATA SUNAO

WATANABE HISAOKI

(54) MEMORY DEVICE AND DATA PROCESSING SYSTEM USING IT

(57)Abstract:

PURPOSE: To shorten an address setting time by switching the output of an address counter and an address to be time-division-transferred, and updating the contents of the address counter in conformity to a designated counting condition after memory access by the address outputted from the address counter. CONSTITUTION: The address counter 11 to store the address to be time-division- transferred and a means 12 to switch the output of the address counter 11 and the address to be time-division-transferred are provided. Besides, the means to update the contents of the address counter in conformity to the designated counting condition after the memory access by the address outputted from the address counter 11 is provided. Then, after storing an initial value address in the address counter 11 provided in a memory device 1, the memory access by this stored address is executed. Thus, the address setting time can be shortened.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

Searching PAJ

decision of rejection] [Date of extinction of right]

@ 公 開 特 許 公 報 (A) 平2-212951

@Int. Cl. 5

識別記号

庁内整理番号

@公開 平成2年(1990)8月24日

G 06 F 12/02

K 8841-5B

審査請求 未請求 請求項の数 5 (全10頁)

60発明の名称

個発

メモリ装置およびこれを用いるデータ処理システム

頭 平1-33424 ②特

願 平1(1989)2月13日 四出

@発 明 者 \blacksquare 平

願 人

愛知県尾張旭市晴丘町池上 1 番地 株式会社日立製作所旭 首

久 起 明者 渡 辺

神奈川県寨野市堀山下1番地 株式会社日立コンピュータ

エレクトロニクス内

株式会社日立製作所 の出 願 人

東京都千代田区神田駿河台 4 丁目 6 番地

株式会社日立コンピュ ータエレクトロニクス

弁理士 磯村 雅俊 Øf€ 理人

神奈川県秦野市堀山下1番地

明細皙

1. 発明の名称

メモリ装置およびこれを用いるデータ処理装置システム

2. 特許請求の範囲

- 1. 複数のアドレスピットを、時分割転送により アドレス本数を減らして入力するメモリ装置に おいて、前記時分割転送されるアドレスを格納 するアドレスカウンタと、苺アドレスカウンタ の出力と時分割転送されるアドレスを切替える 手段と、前記アドレスカウンタから出力される アドレスによるメモリアクセス後に、指定した カウント条件に従って前記アドレスカウンタの 内容を更新する手段を設けたことを特徴とする メモリ装置。
- 2. 前記各手段に加えて、前記アドレスカウンタ の内容の更新条件を格納する手段を設けたこと を特徴とする請求項1記載のメモリ装置。
- 3。請求項1記載のメモリ装置と。該メモリ装置 を制御するメモリ制御部、入出力装蔵および入

出力制御部、全体を制御する制御装置を有し、 前記メモリ制御部により、前記アドレスカウン タにメモリアドレスを初期設定した後、メモリ アクセスの際、前記時分割アドレス転送による 通常メモリアクセスと、前記アドレスカウンタ から出力されるアドレスによる高速メモリアク セスとの混在使用を可能に構成したことを特徴 とするデータ処理システム。

- 4.前記メモリ装置のアドレスカウンタの内容更 新条件を設定する手段が、前記メモリ制御部内 に設けられていることを特徴とする請求項2記 叙のデータ処理システム.
- 5。請求項2記載のメモリ装置と、該メモリ装置 を制御するメモリ制御部、入出力数置および入 出力制御部,全体を制御する制御装置を有し. 前記メモリ制御部により、前記アドレスカウン タにメモリアドレスを初期設定するとともに、 前記アドレスカウンタの内容更新条件を初期設 定した後、メモリアクセスの際、前記時分割ア ドレス起送による通常メモリアクセスと、前記

アドレスカウンタから出力されるアドレスによ る高速メモリアクセスとの混在使用を可能に構 成したことを特徴とするデータ処理システム。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、ダイナミックRAMの如くアドレス を時分割で入力するメモリ装置およびこれを用い るデータ処理装置に関し、特にアドレス制抑時間 を短縮した、高速データ転送システムに用いるに 好適なメモリ装置およびこのメモリ装置を用いた データ処理システムに関する。

【 従来の技術 】

従来のこの毬のメモリ装置は、例えば、特別昭 61-150056号 公報に開示されている如く、データ 転送毎にメモリにアドレスを入力してデータのアクセスを行うものであった。この場合、メモリに ダイナミックRAM(ランダム・アクセス・メモリ) を使用すると、上位アドレスと下位アドレスを むつアドレスとカラムアドレスに変換して時分割で 転送する必要があった。以下、これについて、図

の目的とするところは、従来の技術における上述 の如き問題を解消し、アドレス設定時間を短縮可 館としたメモリ袋屋を提供することにある。

また、本発明の他の目的は、アドレスの設定時間を短縮可能とした上述のメモリ数置を用いて、 データ転送を高速化可能としたデータ処理システムを提供することにある。

〔 課題を解決するための手段 〕

面を用いて具体的に説明する。

第2回は、従来のメモリ装置の一例を示す構成 図である。この装置2は、RA(ロウアドレス)ラッチ21,CA(コラムアドレス)ラッチ22,D/R(ドライバ/レシーバ)24およびメモリセル23から構成されている。このメモリ装置では、n本のRAアドレスとn本のCAアドレスとの、合計2n本のRA・CAアドレスを、n本のアドレスバスADRで時分割転送して、RAラッチ21およびCAラッチ22に、それぞれ、RAS信号およびCAラッチ22に、それぞれ、RAS信号およびCAS信号を用いて、二種類の異なるタイミングで格納することにより、アドレスバスの本数を 1/2に削減している。

(発明が解決しようとする課題)

上記従来技術は、メモリへのアドレス設定時間を短縮するという点についての配慮がなされておらず、データ転送毎にロウアドレスとカラムアドレスを時分割に入力しなければならないため、アドレス設定に時間がかかるという問題があった。

本発明は上記事情に鑑みてなされたもので、そ

有し、上記メモリ制御部により、上記アドレスカウンタにメモリアドレスを初期設定した後、メモリアクセスの際、上記時分割アドレスな送による通常メモリアクセスと、上記アドレスカウンタから出力されるアドレスによる高速メモリアクセスとの混在使用を可能に構成したことを特徴とするデータ処理システムによって達成される。

(作用)

本発明に係るメモリ装置においては、外部から 初期値アドレスをメモリ装置内に設けたアドレス カウンタに格納した後、上記メモリ装置内のアド レスカウンタに格納されたアドレスによりメモリ アクセスを行うようにしたので、高速メモリアク セスが可能となる。なお、メモリアクセス後に、 上記メモリ装置内のアドレスカウンタを更新する ため、データ転送毎にアドレスを時分割入力する 必要はない。

また、本発明に係るデータ処理システムにおい ては、アドレスの設定時間を短縮可能とした上記 メモリ数匹と、該メモリ数匠を制御するメモリ制

(奖施例)

以下、本発明の実施例を図面に基づいて詳細に説明する。

第1図は、本発明の一実施例であるメモリ数配の構成図である。本実施例のメモリ数配1は、先に第2図に示したRAラッチ21、CAラッチ22、D/R(ドライバ/レシーバ)24およびメモリセル23から構成されるメモリ数配2に、RA・CAカウンタ(以下、「アドレスカウンタ」ともいう)11およびRA・CAセレクタ12を付加した構成を有している。上記RA・CAカウンタ11は、後述する如

セスをも実行可能なものである。なお、上記高速 メモリアクセス時には、RA・CAカウンタ11に 格納してあるRA・CAアドレスが、RA・CA セレクタ12を通ってRAラッチ21およびCAラッ チ22に同時転送により格納できる。これにより、 高速アクセスが可能となっているものである。

メモリ装置1におけるLOAD信号は、RA・CAカウンタ11へのアドレス初期設定制御用で、'L'のときはアドレス初期設定禁止、'H'のときはアドレス初期設定許可を行う。SEL信号は、RA・CAセレクタ12におけるアドレスバスADRを通用で、'L'のときはアドレスバスADRを通知、して通常アクセスを行い、'H'のときはRA・CAカウンタ11を通択して、高速アクセスを行う。また、SEL信号は、RA・CAカウンタ11のカウント許可・禁止制御を行い、'L'のときはカウント共止、'H'のときはカウント許可を行う。

以下、上記メモリ装置 1 (メモリ装置 2 も同じ) における通常アクセス時のタイミングを、第3 図 (左半分)に基づいて説明する。

く、LOAD借号によりRA(ロウアドレス)またはCA(コラムアドレス)を初期設定するためのRAカウンタ11a, CAカウンタ11bおよび上記RAカウンタまたはCAカウンタのカウント制御を行うカウンタ制御11cから構成されている。

また、上記RA・CAセレクタ12は、後述する 如く、SEL信号によりアドレスバスADRと上 記RA・CAカウンタ11の出力との切替えを行う 機能を有するものである。

前述の如く、第2図に示した従来のメモリ装置 2は、n本のRAアドレスとn本のCAアドレス との、合計2n本のRA・CAアドレスを、n本 のアドレスパスADRで時分割転送して、RAラ ッチ21およびCAラッチ22に、それぞれ、RAS 倡号およびCAS信号を用いて、二種類の異なる タイミングで格納することにより、アドレスパス の本数を1/2に削減している。

これに対して、本実施例に示したメモリ装置1 は、上述の、従来と同様の通常のメモリアクセス ばかりでなく、以下に述べる如き高速メモリアク

メモリ数図1における通常アクセス時には、LOAD信号を'L'にして、RA・CAカウンタ11への初期設定を焼止し、SEL信号を'L'に足を挽止し、SEL信号を'L'に及れるDRがスADRがよびメモリ数型1およびメモリ数型1およびメモリ数型2における。メモリ数型1にRAアドレスがADRがら'L'に変化さられて、RAラッチ21にRAアドレスを格納する。RAラッチ21にRAアドレスを格納する。RAラッチ21にCAアドレスを格納する。RAラッチ21にCAアドレスを格納する。RAラッチ21にCAアドレスを格納する。RAラッチ21にCAアドレスを格納する。RAラッチ21にCAアドレスを格納する。RAラッチ21にCAアドレスを格納されたRAアドレスなどのAアドレスにより、メモリセル23のアクセスを行う。

次に、メモリ装置1におけるRA・CAカウン タ11へのアドレス初期設定時のタイミングを、第 3図(右半分)に基づいて説明する。

メモリ数型1におけるRA・CAカウンタ11へ のアドレス初期設定時には、SEL信号を'L'に してアドレスパスADRを選択し、つまり、通常 メモリアクセス状態にし、LOAD信号を'H'にして、RA・CAカウンタIIへのアドレス初期設定を許可状態にし、煎記メモリ装置.1 の通常メモリアクセス時と同様に、アドレス初期設定情報をアドレスパスADRから時分割転送する。

メモリ装置 1 において、RAアドレスカウンタ 初期設定情報(RAアドレス)をアドレスパスAD Rから入力中に、RAS信号を'H'から'L'に変 化させて、RA・CAカウンタ11にRAアドレス の初期設定を行う。続いて、CAアドレスカウン タ初期設定情報(CAアドレス)をアドレスパスA DRから入力し、CAS信号を'H'から'L'に変 化させて、RA・CAカウンタ11にCAアドレス の初期設定を行う。

続いて、メモリ装置1におけるRA・CAカウンタ11の初期設定後に行う、RA・CAカウンタ11を用いた高速メモリアクセスの制御タイミングを、第4回に基づいて説明する。

メモリ装置1 における高速メモリアクセス時に は、LOAD信号を'L'にして、RA・CAカウ

TA信号は、メモリセルとデータの入出力を行う ためのデータバス、WE信号はデータの変込みを 許可する信号、また、OE信号はデータの統出し を許可する信号である。

上記実施例に示したメモリ装置によれば、外部から初期値アドレスをメモリ装置内に設けたアドレスカウンタに格納した後、上記メモリ装置内のアドレスカウンタに格納されたアドレスによりメモリアクセスを行うようにしたので、高速メモリアクセスが可能となるという効果がある。

第6図は、前述の従来のメモリ装置2の使用例を示すものであり、プログラム制御によるメモリアクセス(以下、「PIO制御」という)に使用するPIOアドレス3、ハードウェア制御によるメモリアクセス(以下、「DMA制御」という)に使用するDMAアドレス4、RA・CAセレクタ5およびメモリ装置1から得の使用例を示すものであり、PIOアドレス3、RA・CAセレクタ5およびメモリ装置1から得

ンタ11のアドレス初期設定を禁止状態とする。また、SEL信号を'H'にしてRA・CAセレクタ 12でRA・CAカウンタ11を選択するとともに、 RA・CAカウンタ11をカウント許可状態にして おく。

メモリ装置1において、RAS信号とCAS信号を'H'から'L'に同時に変化させて、RA・CAカウンタIIのRAアドレスおよびCAアドレスを、それぞれ、RAラッチ21およびCAラッチ22に同時に格納する。このように、RA・CAアドレスの同時格納により、アドレス制御時間が短縮でき、高速メモリアクセスが可能となる。

次に、RAS信号とCAS信号が'L'から'H'に変化するとき、RA・CAカウンタ11は、CNT信号の指定に従って、カウント動作を行う。このCNT信号により UP/DOWNのカウント動作を指定できる。また、CNT信号の本数(m)を増加させることにより、飛び越しカウント等の各種カウント指定が可能となる。

なお、メモリ装図1およびメモリ装配2のDA

成されている。

メモリ 数配 2 を使用した、 従来の例では、メモリ数配 2 に P I O アドレス 3 または D M A アドレス 4 から出力される R A アドレスと C A アドレス を時分割 転送するため、 R A・C A セレクタ 5 で R A アドレスと C A アドレスの切替えを R C S E L 信号によって行い、 R A・C A 時分割 転送アドレス A D R を作っていた。 メモリ 数配 2 へ 転送 お よび C A S 信号を使用して、 前記的 3 図のタイミングでメモリ数配 2 内部へ格納される。

これに対して、メモリ数度1を使用した第5回の例では、メモリ数度1にPIOアドレス3から出力される通常メモリアクセス用のRAアドレスとCAアドレス、または、メモリ数度1内部のRA・CAカウンタ11の初期設定用RAアドレスとCAアドレスを時分割転送するため、RA・CAセレクタ5で、RAアドレスとCAアドレスの切替えをRCSEL信号によって行い、RA・CA時分割転送アドレスADRを作る。メモリ数度1

へ転送された上記RA・CA時分割転送アドレス ADRは、SEL信号、LOAD信号、RAS信 号、CAS信号を使用し、前記第3回のタイミン グで、メモリ装置1内部に格納される。

PIOアドレス3がランダムに変化するのに対し、DMAアドレス4は規則的に変化するため、初期設定後は、カウント動作により更新することができる。そのため、メモリ装置1を使用することとにより、第6図のDMAアドレス4を、第5図のメモリ装置1内のRA・CAカウンタIIにより持つことができるめ、高速メモリアクセスを行うDMA転送時には、DMAアドレスをメモリう置1の外部から時分割で入力する必要がなく、第4図のタイミングにより、アドレス制御の高速化が可能となる。

通常、メモリ装置は、PIO制御とDMA制御を時分割に混在させて使用する。また、DMAアドレスを作成するDMAアドレスカウンタは、DMAアクセス時には更新されるが、PIOアクセス時には変化させない。そのため、メモリ装置1

カウンタを使用する高速メモリアクセス時には、 アドレス分割の影響を受けないため、高速メモリ アクセスが可能である。

第1回に示したメモリ装置1では、アドレスカウンタを一つ持った例を示しているが、アドレスカウンタを増やすことにより、別々のアドレスで 高速メモリアクセスが可能になる。

第7図は、上述の如き特徴を有するメモリ技図 1 を使用した高速DMA内蔵システムの構成図で ある。本システムは、メモリ数図1の他、CPU 6、I/Oアダプタ(IOA)7、I/O数図8およ びメモリコントローラ(MMC)9から構成されて いる。なお、上記MMC9は、前述のRA・CA セレクタ5、メモリ(MEM)制御部91、DMA制 御部92から構成されている。

上記CPU6とIOA7, MMC9は、アドレスパス, コントロールパスおよびデータパスから成るシステムパスにより接続されている。また、メモリ装置1は、上記MMC9と、ADR, LOAD, RAS, CAS, WE, OE, CNTおよ

は、SEL信号を用いて、DMA制御の高速メモリアクセスを行うときには、RA・CAカウンタ11のカウントを許可し、PIO制御の通常メモリアクセスを行うときには、RA・CAカウンタ11のカウントを鉄止している。

なお、第1図に示したメモリ装図1は、高速メモリアクセス時、RAS信号とCAS信号を同時変化させているが、SEL信号'H'の状態において、RAS信号またはCAS信号のいずれか片方のみを変化させ、メモリ装置1内でRAS信号とCAS信号の同時変化信号を作成することも可能である。

また、第1図に示したメモリ装置1は、アドレスパスADRをRAアドレスとCAアドレス本数を半分にしているが、アドレス分割を増やすことにより更にアドレス本数を減らすことはできる。但し、通常メモリアクセス時には、アドレスの時分割転送回数が増加するため、メモリアクセス時間が遅くなる。これに対し、メモリ装置1内のアドレス

びSELから成る制御信号により接続され、システムパスとはデータバスにより接続されている。

本システムにおけるメモリ装匠1に対するデータ転送は、CPU6が、プログラム制御を用いて行うPIO制御と、IOA7の要求によりメモリ制御を行うDMA制御とがある。PIO制御によるメモリ装置1に対するデータ転送の場合は、CPU6がアドレスパスによりメモリアドレスをMMC9内のRA・CAセレクタ5に出力した状態で、コントロールバスによりメモリのリードまたはライト信号を、MMC9内のM2M制御節91およびDMA制御節92に出力する。

MEM制御部91では、メモリのリードまたはライト信号を落に、RCSEL,RAS,CAS,WEおよびOE信号を作成し、RA・CAセレクタ5およびメモリ装置1の制御を行う。また、DMA制御部92では、SEL信号を'L'にして、通常メモリアクセスを行う。RA・CAセレクタ5は、上記RCSEL信号によりRAアドレス,CAアドレスの切替えを行う。メモリ装置1の通常

メモリアクセス動作は、第3回に示した通常のア クセスタイミングの通りである。

なお、DMA制御を行うためには、メモリ抜殴 1内のRA・CAカウンタ11への初期設定が必要 であり、RA・CAカウンタ11への初期設定をはP IO制御を使用する。PIO制御によりMEM制 御部91のLOAD倡号を'H'にする。LOAD個 号が'H'の状態で、PIO制御によるメモリも 1に対するデータ転送を行うことにより、メモリを 2に対するデータ転送を行うことにおり、メモリを 2を設定する。この場合のメモリ装殴1の動作と を設定する。この場合のメモリ装殴1の動作と を設定する。の場合のアドレスロードタイ の通りである。例のアドレス設定を のがよりLOAD信号を'L'にする。LOAD信号 によりしてものAD信号を'L'にする。LOAD信号 によりになった後、CPU6はPIO制御により I/Oアダプタ7に対してI/O装置8の制御を起動する。

I/Oアダプタ7は、I/O装図8とデータ転送が必要になったとき、MMC9内のDMA制御邸92に対し、DREQ信号によりDMA伝送を要求

ウント条件13を設けて、データバスからの情報によりカウント条件を設定し、CNT信号を不要でしたのである。本システムの基本動作はシント条件の設定は、RA・CAカウンタ11に初期アドレス設定時のPIO制御で、PIO制御によるメリ数図10内のRA・CAカウンタ11にアドレスにスADRから初期アドレスを設定し、データバスADRからカウント条件の設定を行う。

上記実施例はいずれも一例として示したものであり、本発明はこれらに限定されるべきものではないことは、 言うまでもないことである。

(発明の効果)

以上述べた如く、本発明によれば、複数のアドレスピットを、時分割転送によりアドレス本数を減らして入力するメモリ装置において、前記時分割転送されるアドレスを格納するアドレスカウンタと、該アドレスカウンタの出力と時分割転送さ

する。DMA制御部92は、DREQ信号を受取ると、コントロールバスによりCPU6に対し、システムバスの使用権を要求する。DMA制御92は、CPU6からシステムバスの使用権を受けると、I/Oアダプタ7へ DACK信号で応じし、MEM制御部91に対してメモリ制御信号の出力を要求するとともに、SEL信号を'H'にして、メモリ装置1内のRA・CAセレクタ12を、RA・CAカウンタ11入力側に切替えて、RA・CAカウンタ11のアドレスにより高速メモリアクセス終了後、CNT信号によりRA・CAカウンタ11のカウント動作を行わせる。

高速メモリアクセス動作は第4回に示す通りであり、この動作をデータ伝送要求毎に繰り返す。

第7図に示した高速DMA内蔵システムにおいては、アドレスカウント条件を決定するCNT信号をMMC8内のDMA制御部92に設けて、メモリ装匠1に出力するようにしているが、第8図に示したシステムにおいては、メモリ装匠10内にカ


れるアドレスを切替える手段と、前記アドレスカ ウンタから出力されるアドレスによるメモリアク セス後に、指定したカウント条件に従って前記ア ドレスカウンタの内容を更新する手段を設けたの で、アドレス設定時間を短縮可能としたメモリ装 囚を実現できるという顕著な効果を奏するもので ある。また、上記メモリ教歴と、終メモリ教歴を 制御するメモリ制御部、入出力装置および入出力 制御部、全体を制御する制御装置を有し、上記メ モリ制御部により、上記アドレスカウンタにメモ リアドレスを初期設定した後、メモリアクセスの 際、上記時分割アドレス転送による通常メモリア クセスと、上記アドレスカウンタから出力される アドレスによる高速メモリアクセスとの退在使用 を可能に構成することにより、データ転送を高速 化可能としたデータ処理システムを実現できると いう効果を変するものである.


4. 図面の簡単な説明


第1図は本発明の一実施例であるメモリ装図の 構成図、第2図は従来のメモリ装図の構成図、第 3 図は通常アクセス時のタイミングを示す図、第4 図は高速メモリアクセスの制御タイミングを示す図、第5 図は実施例のメモリ装配の使用例を示す図、第6 図は従来のメモリ装配の使用例を示す図、第7 図、第8 図は実施例のメモリ装配を使用した高速 D M A 内蔵システムの構成図である。

1,10:メモリ教団、11:RA·CAカウンタ(アドレスカウンタ)、12:RA·CAセレクタ、21:RAラッチ、22:CAラッチ、23:メモリセル、24:D/R、3:PIOアドレス、5:RA·CAセレクタ、6:CPU、7:I/Oアダプタ、8:I/O装置、9:MMC、91:MEM制御部、92:DMA制御部、


代理人 弁理士 胜村雅 医









第 4 図




特別平2-212951 (9)





120 **5**1 8



手 税 植 正 香_(方式) 平成 元年 6 月 2 9 日

特許庁员官

事件の表示

許野 第33424 号

- 発明の名称
- メモリ袋蔵およびこれを用いるデータ処理システム 3. 補正をする者

事件との関係 物作出限人

東京都千代田区神田駿河台四丁目6 吞地 7, *** (510)除式会社 日 立 製 作 所 氏 名(名称) 代表者 三 田 厨 茂(Hab)1名)

4. 代 33. 人

東京都新宿区西新宿1丁目18時15号中中ビル7階 電話(03)348-5035 以上(7727)弁団士 磯 村 雅 俊ごまごに可称

- 平成1年5月15日(発送日)1.5.30 5. 補正命令の日付
- 6. 補正により増加する発明の数 な し
- 7. 補正の対象

明細書の「発明の名称」の開

8. 補正の内容





(1)明細書類1頁の「発明の名称」を、次のように

「メモリ装量およびこれを用いるデータ処理シス テム」